Pasar al contenido principal

  • ¡Subvencionado por la Cátedra!

     

  • Preinscripción:
    Del 01/08/2025 al 10/09/2025
  • Matrícula:
    Del 11/09/2025 al 19/09/2025
  • Impartición:
    Del 29/09/2025 al 19/10/2025
  • Precio (euros):
    12,00 (tasas incluidas)
  • Director:
    Dª. María del Pilar Parra Fernández
  • Créditos:
    3,00 ECTS
  • Modalidad:
    Online

  • Objetivos

  • Se aborda la descripción de sistemas digitales a nivel RT con énfasis en el lenguaje de descripción de hardware System Verilog.

  • Competencias

  • Los alumnos aprenderán:

    • Identificación de los niveles lógico y de transferencia entre registros (nivel RT).

    • Conocimiento del flujo de diseño digital y las herramientas software implicadas.

    • Uso del lenguaje SystemVerilog para el diseño de sistemas digitales a nivel RT.