Diploma de experto en diseño microelectrónico digital práctico
Este diploma pretende cubrir los aspectos más destacados del diseño de hardware digital.
Más de la mitad de las horas del curso serán de sesiones de laboratorio. Para las tecnologías FPGA se utilizarán dispositivos de Xilinx y el software de Vitis (con sus entornos de Vitis-HLS y Vivado). Para la tecnología ASIC se utilizarán herramientas de Cadence, tanto para la simulación, como para la síntesis y el place & route. La realización del curso será online.
El curso se estructura en torno a seis bloques de contenidos:
Bloque 1:
Diseño a nivel RT: Se cubren los aspectos básicos del diseño hardware a nivel RT, a partir de descripciones realizadas con el lenguaje de descripción de hardware SystemVerilog y se cubren también aspectos básicos de verificación funcional mediante simulación con la creación de testbenchs.
Bloque 2:
Diseño con FPGAs: Se cubren los aspectos de la realización del diseño sobre FPGAs, las características internas, bloques específicos (Bloques RAM, clock manager, convertidores AD, slices DSP, entre otros). Se plantean las recomendaciones de diseño y las formas de incluirlos en los diseños. También se cubren aspectos de síntesis, de implementación y de verificación temporal.
Bloque 3:
Diseño en tecnologías ASIC: Se cubre la realización de diseños en una tecnología ASIC. Para ello se presenta la metodología, el flujo de diseño y las herramientas para el diseño sobre una tecnología ASIC. Los diseños serán realizados en SystemVerilog y las herramientas las de Cadence. Se seguirá todo el flujo de diseño, desde la descripción y verificación funcional, la síntesis y el place & route para obtener el layout. También se cubren los aspectos de verificación, tanto temporal (análisis estático y por simulación) y verificaciones físicas sobre el layout.
Bloque 4:
Verificación: En este bloque se presentan aspectos avanzados de verificación como la verificación basada en métricas o en assertions y los recursos de SystemVerilog para verificación.
Bloque 5:
Diseño de System On Chip (SoC): En este bloque se plantea el diseño de sistemas que incluyen tanto procesadores empotrados como lógica específic. La metodología de diseño y las interfaces para comunicar al procesador con la lógica específica son también aspectos que se cubren en este bloque. El procesador RISC-V y los dispositivos SoC-FPGA, que incluyen procesadores ARM y lógica programable se incluirán en este bloque.
Bloque 6:
Síntesis de alto nivel (HLS): Este bloque cubre el diseño a partir de descripciones realizadas sobre códigos C o C++ y el uso de herramientas de síntesis de alto nivel para la obtención de diseños a nivel RT. Este bloque utilizará la herramienta Vitis-HLS y estudiará tanto las directivas, pragmas y las interfaces para las señales de entrada y salida.
La metodología que se pretende seguir en el curso es eminentemente práctica. Para ello cada uno de los bloques tendrá asociada sesiones teóricas y también sesiones prácticas o de laboratorio en las que desarrollará los conocimientos teóricos aprendidos. Más de la mitad de las horas del curso serán de sesiones de laboratorio. Para las tecnologías FPGA se utilizarán dispositivos de Xilinx y el software de Vitis (con sus entornos de Vitis-HLS y Vivado). Para la tecnología ASIC se utilizarán herramientas de Cadence, tanto para la simulación, como para la síntesis y el place & route.
La realización del curso será online.