Se presentará una manera de diseñar y verificar core HDL (Hardware Description Language) utilizando herramientas de Software Libre como son cocotb que nos permitirá utilizar python para verificar nuestro core y usaremos fusesoc como gestor de cores para reutilizar nuestro código de una forma más sencilla.

• Lenguajes de SystemVerilog y Python.

• Verificar cores HDL con cocotb.

• Diseñar y reutilizar cores utilizando fusesoc.

• Realizar la verificación HDL en un contenedor docker.

• Diseñar un core complejo y usarlo sobre una FPGA.