25/02/2026
6 ECTS. 12,00 € (tasas incluidas).
📅 Preinscripción: Del 25/02/2026 al 09/03/2026
Impartición: Del 06/04/2026 al 13/06/2026
💻 Modalidad: Presencial
Director
D. Paulino Ruiz de Clavijo Vázquez (Tecnología Electrónica)
📍 Se presentará una manera de diseñar y verificar core HDL (Hardware Description Language) utilizando herramientas de Software Libre como son cocotb que nos permitirá utilizar python para verificar nuestro core y usaremos fusesoc como gestor de cores para reutilizar nuestro código de una forma más sencilla.
